

2015年4月7日

各 位

会 社 名 ソニー株式会社
代 表 者 名 代表執行役 平井 一夫
(コード番号 6758 東証 第1部)
問 合 せ 先 財務部 VP 村上 敦子
(TEL: 03-6748-2111(代表))

「積層型 CMOS イメージセンサーの生産能力を更に増強～
イメージセンサーの総生産能力を約 87,000 枚/月へ拡大し、スマートフォンへの供給体制を強化～」

本日、ソニー株式会社は上記の発表を行いました。

詳細は、別添プレスリリースをご参照ください。

以 上

積層型 CMOS イメージセンサーの生産能力を更に増強**～ イメージセンサーの総生産能力を約 87,000 枚/月へ拡大し、スマートフォンへの供給体制を強化 ～**

ソニー株式会社(以下、ソニー)は、ソニーセミコンダクタ株式会社(以下、ソニーセミコンダクタ)において、積層型 CMOS イメージセンサー^{※1}の生産能力増強を目的とした設備投資を 2015 年度に実施します。

今回の設備投資は、長崎テクノロジーセンター(以下、長崎テック)と山形テクノロジーセンター(以下、山形テック)において実施され、主に積層型 CMOS イメージセンサーに関するマスター工程と重ね合わせ工程以降^{※2}の製造設備の増強に充てられます。

本年 2 月に発表した設備投資^{※3}や今回の追加設備投資などにより、ソニーのイメージセンサーの総生産能力は、現在の約 60,000 枚/月から 2016 年 9 月末時点で約 87,000 枚/月まで増強されます。^{※4}
今回の設備投資の総額は約 450 億円を見込んでおり、その内訳は長崎テックに約 240 億円と山形テックに約 210 億円です。

積層型 CMOS イメージセンサーは、高画質化と高機能化、小型化を実現できるため、スマートフォンやタブレットなど拡大するモバイル機器市場において、今後さらなる需要増が見込まれています。

ソニーは、積層型 CMOS イメージセンサーの生産能力を増強し、イメージセンサー事業におけるリーディングポジションをさらに強固なものにします。

- ※1 裏面照射型 CMOS イメージセンサーの支持基板の代わりに信号処理回路が形成された半導体チップを用い、その上に裏面照射型画素が形成された半導体チップを重ね合わせた、積層構造の CMOS イメージセンサーです。
- ※2 マスター工程とは、積層型 CMOS イメージセンサーのフォトダイオード製造や配線工程などを表します。重ね合わせ工程とは、積層型 CMOS イメージセンサーの生産にあたり、裏面照射型画素及び信号処理回路のそれぞれが形成された半導体チップを重ね合わせる工程を表します。
- ※3 総額約 1,050 億円を投資して現在の約 60,000 枚/月から 2016 年 6 月末時点で約 80,000 枚/月まで増強することは、2015 年 2 月 2 日に発表済み。
- ※4 総生産能力(300mm ウェーハ枚数ベース)の算出は、一部の製造工程の他社委託分を含めており、また、鹿児島テクノロジーセンター及び長崎テクノロジーセンターの 200mm ウェーハラインの生産能力分を 300mm ウェーハベースで換算しています。



長崎テクノロジーセンター



山形テクノロジーセンター

【設備投資の概要】

投資目的	積層型 CMOS イメージセンサーの需要拡大に対応するための生産能力増強
投資場所	ソニーセミコンダクタ株式会社 長崎テック(長崎県諫早市)、山形テック(山形県鶴岡市)
投資内容	主に積層型 CMOS イメージセンサー(マスター工程/重ね合わせ工程以降)の製造設備を増強
投資金額	約 450 億円(見込額)
<内訳>	長崎テック:約 240 億円、山形テック:約 210 億円

●ソニーセミコンダクタ株式会社 概要

<http://www.sony-semiconductor.co.jp/company/enkaku>

●生産拠点一覧

<http://www.sony-semiconductor.co.jp/company/kyoten>